19.05.2020

Nem fordítható le teljesen 2 regiszter 1-re. Regisztráció (digitális technológia)


Regisztrációs terület speciális funkciók Az alap MK 8051 SFR (Special Function Register) kiterjedt és 21 regisztert tartalmaz, amelyek célját a táblázat tartalmazza. 2.3. Íme az eredetijük Angol címek, amely alapján emlékezetes nevüket adták.

A speciális funkciók regisztereit címekkel és a regiszterek kezdeti értékeivel a táblázat tartalmazza. 2.4. Minden regiszternek van bájtcíme, de 16-ban a bájtcímzésen túl az egyes bitek címzése is lehetővé válik. Ezek a regiszterek a táblázatban félkövérrel vannak kiemelve, és az egyes bitek abszolút címei és mnemonikus megnevezései vannak feltüntetve. Vegye figyelembe azt is, hogy ezeknek a regisztereknek 0-ra és 8-ra végződő címei vannak.

2.3. táblázat

Regisztráció

Név

Akkumulátor

Regisztrálja az akkumulátor bővítőt

16 bites DPTR (adatmutató) adatmutató

Data Pointer Low DPTR (Data Pointer Low)

High Byte Data Pointer DPTR (Data Pointer High)

Program Állapot Word

Stack pointer regiszter

Port Retesz P0

Port Retesz P1

Port Retesz P2

Port Retesz P3

Az időzítő/számláló számláló regiszter alacsony bájtja 0

Az időzítő/számlálószámláló regiszter magas bájtja 0

Az 1. időzítő/számláló regiszter alacsony bájtja

Az időzítő/számlálószámláló magas bájtja 1

Regisztráljon az időzítő számlálók üzemmódjainak beállításához (Timer / counter Mode)

Időzítő vezérlőregiszter (Időzítő/számláló vezérlés)

UART adatpuffer (soros puffer)

UART (Serial Control) vezérlőregiszter

A prioritási nyilvántartás megszakítása

Megszakítás engedélyezése Regisztráció

Teljesítményszabályozási nyilvántartás

A közvetlenül címezhető bitek címe akár kifejezésként is felírható<Регистр>.<Разряд>, vagy abszolút bitcímként. Például a TCON.2 bejegyzés a TCON regiszter második bitjének címét jelenti. Ezen kívül sok vezérlőregiszter bit rendelkezik saját neveket– így például ezt a bitet IT1-nek hívják.

2.4. táblázat

Regisztráció

Cím

Címek és bites mnemonika

Jelentése

nál nélVisszaállítás

Befejező asztal. 2.4

Regisztráció

Cím

CímekÉsmnemonikabitek

Jelentése

nál nélVisszaállítás

ábrán. A 2.13 bemutatja a speciális funkciók regisztereinek teljes terét a helyük megjelenítésével. Amint az ábrán látható, a fejlesztők igen jelentős tartalékot tettek a mikrokontroller architektúrába új, kibővített perifériákkal és funkcionalitással rendelkező modellek létrehozására.

Tekintsük részletesebben a speciális funkcióregiszterek célját.

Rizs. 2.13. Különleges funkció regiszter tér

A elem és B akkumulátor bővítő . A 8051 család mikrovezérlői akkumulátor-orientált architektúrával rendelkeznek. Az A gyűjtő egy 8 bites regiszter, amely az operandus forrása és az eredmény tárolási helye aritmetikai, logikai műveletek és számos adatátviteli művelet végrehajtása során. Az akkumulátor logikai műveleteket tud végrehajtani; számos logikai művelet és speciális mozgásparancs eredményét is megkapja. Egyes funkciók csak az akkumulátorral hajthatók végre: eltolás, nulla tartalom ellenőrzése stb. Egy speciális 8 bites B akkumulátor bővítő regisztert használunk az akkumulátorral együtt, amikor szorzási és osztási műveleteket hajtanak végre a második bemeneti operandus tárolására és a az eredmény nyolc bitjét adta vissza. Minden más műveletben a B regiszter normál munkaregiszterként használható.

Annak ellenére, hogy az MK 8051 család architektúrája akkumulátor-orientált, számos művelet elvégezhető az akkumulátor megkerülésével. Az adatok a chip bármely helyéről áthelyezhetők egy címen vagy közvetett címen található bármely regiszterbe; bármely regiszter betölthető konstanssal, az akkumulátor megkerülésével.

Data Pointer Register DPTR . Ez a regiszter 16 bites cím tárolására szolgál változó áthelyezési utasítások végrehajtásakor a teljes VPD címtérben 64 KB-ig. Két szoftveresen elérhető 8 bites DPH (high byte) és DPL (low byte) regiszterből áll, amelyek szükség esetén független regiszterként is használhatók. Általános rendeltetésű. Ezenkívül a DPTR alapregiszterként szolgál az átviteli utasítások közvetett címzéséhez.

Program állapot szóregiszter PSW . Ha sok parancsot hajtanak végre az ALU-ban, számos előjel jön létre, amelyek rögzítve vannak a PSW regiszterben. Ennek a regiszternek az elválasztott bitjei, úgynevezett flagek, a következő parancs végrehajtása után néhány információ adható meg a végrehajtás eredményéről. Ezenkívül a PSW tartalmaz jelzőket az aktuális általános regiszterbank kiválasztásához és egy felhasználó által programozható jelzőt.

Stack pointer regiszter SP . A verem az adatmemória egy felhasználó által definiált területe, amelybe írás és olvasás történik, az utolsó be az első alapon. Az SP 8 bites veremmutató regiszter tartalmazza a verembe írt utolsó bájt címét. A verem a szubrutinok közötti paraméterek átadására, a változók ideiglenes tárolására, az állapotszó tárolására szolgál a megszakítási szolgáltatási rutinok végrehajtása során.

A veremmutató automatikusan csökken vagy növekszik minden alkalommal, amikor adatot küldenek a verembe vagy kiugrik onnan, valamint a szubrutinok hívásakor és az onnan való visszatéréskor. Elméletileg egy verem 128 bájt mély lehet. A veremmutató 07H-ra áll vissza, így a veremtartalom kezdőcíme a 08H hely. út programváltás a veremmutató tartalmát, áthelyezheti a veremet a rezidens RAM bármely területére.

A verem használatakor figyelembe kell venni, hogy a veremmélységet nem hardver szabályozza, és ha túlzottan megnöveljük, akkor a veremhez nem szánt memóriacellák információvesztéssel foglalhatók el. A hardververem a visszatérési cím tárolására szolgál egy megszakítás kiszolgálása során.

Párhuzamos I/O port reteszelő regiszterek . A P0…P3 portok kétirányú I/O portok, és információcserét biztosítanak az MK és a külső eszközök között, 32 I/O vonalat alkotva. Az ezeken a portokon található reteszek pufferregiszterek, amelyek tele vannak bemeneti és kimeneti információkkal. A portokkal való munka célját és jellemzőit egy külön részben tárgyaljuk.

Időzítő/számláló regiszterek . A TMOD, TCON regiszterek és a TH0, TL0 és a TH1, TL1 szimbolikus nevű regiszterpárok két 16 bites szoftverrel vezérelt időzítő/számláló működését biztosítják. Ezeknek a regisztereknek a részletes célját az időzítők/számlálók leírásában tárgyaljuk.

Soros port regiszterek . Az SBUF és SCON szimbolikus elnevezésű regiszterek az univerzális aszinkron adó-vevő üzemmódjainak beállítására és működésének vezérlésére szolgálnak. Leírásukat az UART működésének megfontolásáról szóló rész tartalmazza.

Rendszerregiszterek megszakítása . Az IP- és IE-regiszterek az egyes megszakítási forrásokból származó megszakítások programozott engedélyezésére és e források prioritásainak módosítására szolgálnak. Az előző esethez hasonlóan ezeket a regisztereket is figyelembe kell venni a megszakítási rendszer leírásánál.

PCON teljesítményvezérlő regiszter . Ennek a regiszternek a bitjei segítségével energiatakarékos üresjárati és kikapcsolási módok állíthatók be. Az egyik bit az UART adatátviteli sebesség dupla bitjeként szolgál.

A szakaszt lezárva meg kell jegyezni, hogy a család továbbfejlesztésével a speciális funkcióregiszterek területére az új mikrokontroller modellek kiterjesztett erőforrásainak regiszterei is bekerülnek. Például kiegészítő időzítő modulok, programozható számlálók mátrixai PCA (Programmable Counter Array), watchdog időzítő WDT (Watchdog Timer), közvetlen memória hozzáférés DMA (Direct Memory Access), analóg-digitális átalakító ADC (Analog Digital Converter) és mások

Amikor a pénztáros elad egy üveg erős alkoholt, azt levonják az EGAIS második regiszterének egyenlegéből. Ez a szabály 2016. október 1-től van érvényben. Ennek eredményeként a második regiszterben nulla termékmennyiség esetén az egyenlege mínuszba kerül, vagyis a munkanap végén a pénztárosnak negatív egyenlege van a második regiszterben. Ennek elkerülése érdekében át kell vinni a termékeket az első nyilvántartásból a másodikba.

Hogyan szállítsunk árut

A "Saját áruk" részben válassza az "Átutalás a 2. regisztrációhoz", majd az "Áru átszállítása" lehetőséget. Ha az egyenleg hosszabb ideig nem frissült, a szolgáltatás ezt automatikusan elvégzi. Ennek eredményeként a felhasználó látni fogja azon áruk listáját, amelyeknél a 2. számú nyilvántartás negatív egyenleggel rendelkezik.

Az átutalás végrehajtásakor fel kell tüntetni azokat a számlákat, amelyekről az árut átvette. A rendszer automatikusan kiválasztja a legkorábbi dokumentumokat, mert az ezekből származó árukat valószínűleg már eladták.

A felhasználónak ellenőriznie kell a listát, és kattintson az Átvitel gombra. Az EGAIS feldolgozza az adatokat és megerősíti az átvitelt - a második nyilvántartás negatív egyenlege bezárul.

A szolgáltatás eddig pontosan annyi árut enged át, amennyi a negatív egyenleg fedezéséhez szükséges. Később a fejlesztők azt tervezik, hogy hozzáadják a tetszőleges mennyiségű áru átvitelének lehetőségét.

EGAIS a vendéglátáshoz és nem csak - ez egy meglehetősen releváns téma, amellyel szinte minden vállalkozó szembesül, és amelynek polcain alkoholos italok találhatók. Az EGAIS rendszerében már kétszer történt globális változás, de általában hallgatok az apró dolgokról. És most mindannyian, kollégák, egy új vadállattal állunk szemben a blot elszámolás és a 3. számú lajstrom megjelenése az EGAIS-ben.

2018. július 1-től az Egységes Állami Automatizált Információs Rendszer frissített változatában az alkoholpiac szereplőinek át kellett állniuk a termékek darabonkénti elszámolására. Az FSRAR már közzétett honlapján magyarázatokat a vállalkozások számára ─ “ Irányelvek darabonkénti elszámoláshoz az EGAIS-ban", de a bevezető új rendszer a könyvelés elromlott, ezért a 289-FZ zöld utat adott a blot elszámolás elindításának 2019. október 1-re halasztására. Általánosságban elmondható, hogy az X-nap már néhány hete eljött, és érdemes utánajárni, hogyan működünk az EGAIS 3.0-ban

Mi az EGAIS 3.0?

Az EGAIS harmadik frissítésének feladata, hogy minden egyes palackot vagy liter alkoholt nyomon kövessen a gyártás (vagy bizonyos esetekben az import) pillanatától a végső fogyasztónak történő végső értékesítésig, a harcig vagy a palack bármilyen más típusú megsemmisítéséig. az eladó által

Minden palack egyedi digitális azonosítóval van ellátva, amelyet a jövedéki adó vonalkódja (importált alkohol esetén) vagy a szövetségi speciális jel (Oroszországon belül értékesítő helyi termelő esetében) tartalmaz.

Az alkohol mozgásának összes digitális dokumentuma az EGAIS rendszerben hibátlanul digitális azonosítót tartalmaznak. Ez segít az államnak nyomon követni bármely üveg alkohol mozgását, és tudja, kinek és mikor adták el.

BAN BEN új verzió Az EGAIS továbbra is rendelkezik 1. és 2. regisztrációs űrlappal (RFU 1 és RFU 2). A gyártó vagy importőr kérésére az EGAIS rendszerben automatikusan generálódik az 1. számú dokumentum minden egyes alkoholtételhez. Információkat tartalmaz minden alkoholos tételről.

A CFS 2 valójában a fuvarlevél (fuvarlevél) melléklete, amelyet a címzettnek elektronikus formában. Más szóval, ez egy automatikusan hozzárendelt azonosító minden egyes tételhez a fuvarlevélről.

Az EGAIS 3.0 legfontosabb változása az új 3. számú regiszter és 2. regiszterblokk az erős alkoholcsoportok számára

Jelenleg három EGAIS regiszterünk van

EGAIS 1. számú nyilvántartás─ raktár, hogy tükrözze az alkoholtételre vonatkozó információkat az 1. és 2. RFU összefüggésben

2. számú EGAIS- bevásárlószoba. Ma már csak általános termékekhez (sör, almabor, poiret és méz), valamint olyan erős férfiakhoz használják, akik még mindig a régi stílusú márkákkal érkeznek. Itt van információ a gyártóról, a termék neve, valamint egy vonalkód

És persze zivatar az alkoholértékesítési piac minden résztvevőjének 3. számú lajstromszám: EGAIS- itt az első regiszter adatai vannak megadva, és minden egyes üveg alkohol egyedi azonosítója szerepel. A nyilvántartásból származó adatok csatolva vannak egyedi szám felek, és lehetetlen őket semmilyen módon szétválasztani.

A sör és az erős alkohol elszámolásának jellemzői

Csak kétféle termék létezik: címkézett és címkézetlen. Az EGAIS rendszer és a mindenható FSRAR a következők szerint veszi figyelembe:

- nincs jelölve az első és/vagy második regiszteren. A teljes egyenleg mindkettőnél a kereskedési tér teljes alkoholtartalma

- címkézett (azaz bármilyen alkohol, kivéve a sört, almabort, mézsört és poire-t) - csak az első és a harmadik regiszterben szerepel. Itt más a helyzet, az első regiszter maradékának pontosan meg kell egyeznie a harmadik regiszterben lévő maradékával. Ha a mennyiség nem egyezik, akkor már csak 30 napja van az ok kiderítésére, különben hello Adminisztratív kód

Régi bélyegek az EGAIS 3.0-ban?

Ha az alkoholt 2018. július 1. előtt gyártották (és ahogy a 289-FZ mondja, akkor október 1. előtt), akkor nem kötelező frissített márkát tartalmaznia. A könyvelés az első két regiszteren történik, ezzel a részeggel addig lehet dolgozni, amíg teljesen ki nem fogy. Leírjuk és elfogadjuk úgy, ahogy azt most megszoktuk

Minden palack szkennelése az EGAIS-ban

Amikor új márkák jelennek meg a piacon, minden hozzá tartozó palackot át kell vizsgálnunk. Ezt elvileg nem lehet megtenni, de itt előfordulhat egy „feloldozás”, pl. a márka szerepel az egyik szervezetnél, de valójában egy másikban lesz. Ha ez megtörténik, akkor rövid időn belül mindent el kell rendezni az FSRAR csatlakoztatásával, amit egyetlen magát tisztelő vállalkozó sem szeretne megtenni, ezért a legjobb, ha minden EGAIS-en keresztül érkező palackot 2D szkennerrel szkennel. Minden bejövő és minden eladott palack azonnali szkennelésével megvédheti magát az eltérésektől. Igaz, amíg régi bélyegek vannak forgalomban, addig nagy lesz a zűrzavar.

Mi a teendő, ha a bélyegző sérült vagy nem olvasható?

Ha alkoholt kapott, és azt látja, hogy a márka megsérült, vagy az átvételkor nem olvasható, akkor azt tanácsolom, hogy tagadja meg a teljes árut, ellenkező esetben vagy eltérést kell követnie, vagy másolatot kell kérnie az EGAIS-tól, amit aztán az üvegre kell ragasztani. Kinek van rá szüksége?

Hogyan kell szedni az alkoholt (EGAIS)

Miután átvizsgálta a bejövő alkoholmárkákat, a következő műveleteket hajthatja végre:

1) Fogadja el az árut. A részeg az 1. számú lajstromba kerül a márka utólagos bekötésével a 3. számú regiszterbe.

2) Részben fogadja el az árut. Vagyis lehetővé tenni a számviteli osztály számára, hogy nézeteltérésről szóló törvényt készítsen az el nem fogadott pozíciókról.

3) Ne fogadja el az árut

A közétkeztetési EGAIS rendszerben való munkavégzéshez lépésről lépésre szóló utasításokat egy kicsit később teszek közzé.

Mikor kell alkoholnyilatkozatot benyújtani 2019-ben?

Az alkohol- és sörbevallást negyedévente, az alábbi határidőkben kell benyújtani:

  • 2018. negyedik negyedév 2019. 01. 01. és 2019. 01. 21. között
  • 2019. 1. negyedév 2019. 04. 01. és 2019. 04. 22. között
  • 2019. 2. negyedév 2019.07.01. és 2019.07.22. között.
  • 2019. 3. negyedév 2019.10.01-től 2019.10.21-ig.
  • 2019. negyedik negyedév 2020.01.01. és 2020.01.20. között

2019-ben az alkoholra és a sörre vonatkozó nyilatkozattételi határidők a IV. negyedév kivételével minden jelentési negyedévben szabadnapra esnek. Ezért a hétvége utolsó jelentési napja átkerül az első munkanapra.

Az EGAIS törölhető?

Az EGAIS törlése mítosz. Mindig szenvedni fogunk vele, de remélem, hogy végre sikerül a rendszert hibajavítani, és minél jobban elérhető lesz az emberek számára. Nos, vagy legalább hagyd abba a hazudozást

És az utolsó a tervezett újítások közül

Az új 2019-es év a virtuális alkoholértékesítés kísérleti kontrollrendszerének bevezetése lesz. A tervek szerint szakaszosan hajtják végre:

  • 2019-től a sör, almabor, mézsör és bor online áruházak ellenőrzésének kezdete, a származási hely és a földrajzi elhelyezkedés külön jelölésével ellátott palackokon;
  • 2020 - csak speciális engedéllyel lehet alkoholt értékesíteni;
  • 2022 – minden típusú alkoholt kizárólag az EGAIS-en keresztül értékesítenek.


7.2 Átviteli nyilvántartások

7.2.1 FIFO figyelmeztető eseményregiszter (FWEV)

7. bit
RXFIFO3
6. bit
RXFIFO2
5. bit
RXFIFO1
4. bit
-
bit 3
TXFIFO3
bit 2
TXFIFO2
bit 1
TXFIFO1
0 bit
-
RXWARN3-1 lefoglal TXWARN3-1 lefoglal
0 0 0 - 0 0 0 -
r - r -

TXWARN. Sebességváltó hiba figyelmeztetés. Állítsa "1"-re, ha a megfelelő átviteli FIFO-végpont túllépte a TXCx regiszter TFWL bitje által meghatározott határértéket, és a megfelelő végpontról történő átvitel engedélyezett. Ez a bit törlődik a figyelmeztetési feltétel törlésekor, akár új adatok írásával a FIFO-ba, amikor a FIFO törlődik, akár az átvitel befejezésekor, amint azt a TXSx regiszter TX_DONE bitje jelzi.

RXWARN. Figyelmeztetés a fogadás megsértésére. Állítsa "1"-re, ha a megfelelő átviteli FIFO végpont túllépte az EPCx regiszterben az RFWL bit által meghatározott határértéket. Ez a bit törlődik, ha a FIFO-ból való adatok kiolvasásával vagy a FIFO törlésével a figyelmeztetési feltétel törlődik.

7.2.2 FIFO figyelmeztető maszk regiszter (FWMSK)

Ha az FWEV regiszterben a megfelelő bit be van állítva, a WARN be van állítva a MAEV regiszterben. Törléskor a megfelelő bit az FWEV regiszterben nem állítja be a WARN-t.

7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
Ugyanaz a bitleírás, mint az FWEV regiszterben
0 0 0 0 0 0 0 0
r/w

7.2.3 Frame Number Most Significant Register (FNH)

7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
MF UL RFC fenntartott FN10-8
1 1 0 - 0 0 0
r r w/r - r

F.N. Keretszám. Ez az aktuálisan vett keretszám az utolsó SOF-csomagban. Ha az előző csere 12060 bitje (maximális kerethossz, FLMAX) alatt nem érkezik érvényes keretszám, akkor a keretszám mesterségesen megnövekszik. Ha két egymást követő képkocka hiányzik vagy érvénytelen, akkor az aktuális FN „lefagy”, és betöltődik a SOF-csomagból származó keretszámmal.

Ha a keretszám alacsony bájtját a firmware beolvasta az FNH regiszter beolvasása előtt, akkor a felhasználó valójában egy pufferregiszter tartalmát olvassa, amely az adott regiszter keretszámának három bitjének értékét tartalmazza, amikor az alacsony bájt olvasták. A keretszám leolvasásának helyes sorrendje: FNL, FNH. Műveletek beolvasása az FNH regiszterhez anélkül kezdeti olvasás keretszám alacsony bájt (FNL) regiszter, beolvassa a három legkisebb jelentőségű bit tényleges értékét a keretszámba. Visszaállításkor az FN "0"-ra van állítva.

RFC. Keretszámláló nullázása. Ennek a bitnek a beállítása visszaállítja a keretszámot 0x0000-re, majd ez a bit magától törlődik. Ezt a bitet mindig "0"-nak kell olvasni.

UL. Zászló feloldása. Ez a bit azt jelzi, hogy legalább két keret érkezett a várt keretszám nélkül, vagy hogy az 12060 bites időn belül nem érkezett érvényes SOF. Ha ez a bit be van állítva, akkor a következő érvényes csomag keretszáma betöltődik az FN-be. Visszaállításkor ez a jelző "1"-re áll.

MF. Az SOF zászló elvesztése. Ez a bit akkor van beállítva, ha a vett SOF csomag keretszáma nem egyenlő a várt értékkel, vagy ha nem érkezett SOF az 12060 bites érkezési időn belül. Visszaállításkor ez a jelző "1"-re áll.

7.2.4 FNL (Frame Number Low Byte) regiszter

Ez a regiszter tartalmazza a keretszám alsó bájtját, a fent leírtak szerint. A konzisztencia érdekében ennek az alacsony bájtnak az olvasása az FNH regiszterben lévő keretszám három bitjének reteszelését okozza a regiszter olvasása közben. A keretszám leolvasásának helyes sorrendje: FNL, FNH. Visszaállításkor az FN "0"-ra van állítva.

7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
FN7-0
0 0 0 0 0 0 0 0
r

7.2.5 Funkció címregiszter (FAR)

Ez a regiszter határozza meg az eszköz funkcionális címét. Különböző végpontszámok egyedileg beállíthatók a végpontvezérlő regiszteren keresztül.

7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
AD_HU AD6-0
0 0 0 0 0 0 0 0
r/w r/w

HIRDETÉS. Cím. Ez a mező egy 7 bites funkciócímet tartalmaz, amely az eszközhöz címzett összes karakter továbbítására és fogadására szolgál.

AD_HU. címzési engedély. Ha a bit "1"-re van állítva, akkor a cím-összehasonlítás során az AD6-0 biteket használják (a részletekért lásd a 6.2. szakaszt). Törlés esetén az eszköz nem reagál a buszon lévő karakterekre.

Jegyzet: Ha a 0. ellenőrzőpont-vezérlőregiszterben a DEF bit be van állítva, akkor a 0 végpont az alapértelmezett címre válaszol.

7.2.6 DMA vezérlőregiszter (DMACNTRL)

7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
DEN IGNRXTGL DTGL ADMA DMOD DSRC2-0
0 0 0 0 0 0 - 0
r/w r/w r/w r/w r/w r/w

DSRC. DMA forrás. A DMA-forrásbitek mező egy bináris értéket tartalmaz, amely meghatározza, hogy melyik végpont (1...6) érhető el a DMA-támogatáshoz. A DSRC bitek törlődnek a visszaállításkor. A 7. táblázat felsorolja a DSRC bitbeállításokat.

7. táblázat: A DSRC bitek leírása

DSRC Végpont száma
2 1 0
0 0 0 1
0 0 1 2
0 1 0 3
0 1 1 4
1 0 0 5
1 0 1 6
1 1 x fenntartott

DMOD. DMA mód. Ez a bit határozza meg, hogy mikor történik DMA-kérés. Ha törlődik, az átvitel befejezésekor megjelenik egy DMA-kérés. Az EP1, EP3 és EP5 végpontok átviteléhez az adatok teljes átvitele megtörtént, amint azt a TX_DONE bit jelzi (a FIFO feltöltésére új küldendő adatokkal). Az EP2, EP4 és EP6 vételi végpontok esetében ez az RX_LAST bitet tükrözi. Amikor a DMOD bit be van állítva, DMA kérés történik, amikor a megfelelő FIFO figyelmeztető bit be van állítva. A DMOD bit törlődik a visszaállításkor.

Az átviteli végponttól érkező DMA-kérés mindaddig engedélyezett, amíg a kérés állapota nem törlődik. Ha a DMOD értéke "0", akkor a DMA kérések mindaddig előfordulnak, amíg a hardver implementálva van szoftver beolvassa a megfelelő átviteli állapot regisztert (TXSx), ezzel törli a TX_DONE bitet, vagy ha a TX_LAST bitet az átviteli parancsregiszterben (TXCx) firmware állítja be. Ha a DMOD bit "1"-re van állítva, akkor a DMA kérések mindaddig történnek, amíg a FIFO figyelmeztetési feltételek törlődnek, vagy az okozza, hogy elegendő bájtot küldenek a végpontnak, vagy ha a TX_DONE bit átvitel miatt van beállítva.

Az átviteli végponttól érkező DMA-kérés mindaddig engedélyezett, amíg a kérés állapota nem törlődik. Ha a DMOD értéke "0", akkor a DMA kérések vagy addig jelennek meg, amíg a firmware be nem olvassa a megfelelő vételi állapotregisztert (RXSx), így törli az RX_LAST bitet, vagy ha a FIFO kiürül az elegendő ciklus olvasása miatt. Ha a DMOD bit "1"-re van állítva, akkor a DMA-kérések mindaddig emelkednek, amíg a FIFO-sértési figyelmeztetés állapota törlődik, vagy amíg a FIFO-végpont üressé válik az elegendő olvasási ciklus miatt.

Ha a DMOD értéke "0", és a végpont és a DMA engedélyezve van, akkor DMA kérés történik mindaddig, amíg a firmware beolvassa a megfelelő TXSx vagy RXSx regisztert, így törli a TX_DONE/RX_LAST bitet. Ha a DMOD bit "1"-re van állítva, és a végpont és a DMA engedélyezve van, akkor DMA-kérés történik mindaddig, amíg a FIFO megsértése figyelmeztet.

ADMA. Automatikus DMA. Ennek a bitnek a beállítása automatikusan engedélyezi a kiválasztott vételi vagy átviteli végpontot. Az ADMA mód engedélyezése előtt a DEN bitet a DMA vezérlőregiszterben (DMACNTRL) törölni kell. Az ADMA mód addig működik, amíg az NTGL-től eltérő bit be van állítva a DMA eseményregiszterben (DMAEV). Az ADMA mód inicializálásához a DMAEV regiszterben az NTGL bitek kivételével minden bitet törölni kell.

Fogadási műveletekhez a vevő automatikusan bekapcsol; amikor egy csomag érkezik, az DMA-n keresztül a memóriába kerül.

Az átviteli műveletekhez az adatcsomag DMA-n keresztül kerül elküldésre a memóriából; az adó automatikusan bekapcsol.

Amikor egy eszköz ADMA módba lép, a meglévő végpont állapotok elveszhetnek. Ha már van adat a FIFO-ban, akkor azokat el kell dobni. Az RX_EN és a TX_EN aktuális állapota is változhat.

Az ADMA törlésével az eszköz kilép az ADMA módból. A DEN ezzel egy időben vagy később is törölhető. Ha ugyanakkor, akkor minden DMA-művelet azonnal leáll, és a firmware-nek el kell küldenie a fennmaradó adatokat. Ha később, az eszköz befejezi az aktuális DMA műveleteket, mielőtt kilép az ADMA módból (lásd a DSHL bit leírását a DMAEV regiszterben).

DTGL. DMA kapcsoló. Ez a bit az ADMA műveletek állapotának meghatározására szolgál az inicializálás során. Inicializáláskor a firmware ezt a bitet "1"-re állítja, ha DATA1 művelettel kezdődik, és "0"-ra, ha DATA0 művelettel kezdődik.

Ennek a bitnek a beírása frissíti az NTGL bitet is a DMAEV regiszterben.

IGNRXTGL. Az RX váltás figyelmen kívül hagyása. Ha ez a bit be van állítva, akkor a DMAEV regiszterben lévő NTGL bit és a megfelelő RXSx regiszter TOGGLE bitje közötti összehasonlítást figyelmen kívül hagyja a vételi műveletek során. Ebben az esetben a két bit nem illesztése a vételi művelet során nem állítja le az ADMA műveletet. Ha ez a bit nincs beállítva, akkor az ADMA bithiány esetén leáll. Reset után ez a bit "0"-ra áll be.

7.2.7 DMA eseményregiszter (DMAEV)

A regiszter bitjei ADMA módban használatosak. A 0…3 bitek megszakítást okozhatnak, ha nem törlődnek, még akkor is, ha az eszköz nem állította be az ADMA módot. Amíg ezek a bitek nem törlődnek, az ADMA mód nem inicializálható. Az ADMA mód automatikusan véget ér, ha ezen bitek valamelyike ​​be van állítva.

7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
fenntartott NTGL lefoglal DSIZ DCNT DERR DSHLT
- 0 - 0 0 - 0
- r - Tehén Tehén Tehén Tehén

DSHLT. Lágy stop DMA. Ez a bit akkor van beállítva, ha az ADMA műveleteket a firmware leállítja. Ez a bit csak azután kerül beállításra, hogy a DMA-motor befejezte az összes szükséges tisztítási műveletet, és visszatért az üresjárati állapotba. A következő feltételekkel hajtják végre:

  • Ha az ADMA bit törlődik (és a DEN beállítva marad). Ebben az esetben az aktuális művelet véget ér. Ez azt jelenti, hogy a FIFO-ban lévő adatok DMA-n keresztül kerülnek átvitelre a memóriába. A DSHLT bit csak ezután kerül beállításra. Vegye figyelembe, hogy a DEN beállítva marad, és előfordulhat, hogy később törölni kell.
  • Ha a DEN törlődik (az ADMA vagy beállítva maradhat, vagy ezzel egyidejűleg törlődik). Ez leállítja az összes DMA műveletet, és azonnal beállítja a DSHLT bitet. Ha ezek az adatok FIFO-ban vannak, akkor tárolják, de nem továbbítják.
  • Ha a firmware megpróbál olvasni, írja be a megfelelő EPCx, TXCx, RXCx, TXCx vagy RXSx regisztereket (ha a DEN és az ADMA is be van állítva a DMACNTRL regiszterben). Ez leállítja az összes DMA műveletet, és azonnal beállítja a DSHLT bitet. Az olvasási vagy írási műveletnek nincs hatása.

    DERR. DMA hiba. Ez a bit úgy van beállítva, hogy jelezze, hogy egy csomagot nem megfelelően fogadtak vagy küldtek el. Akkor is be van állítva, ha a TOGGLE bit az RXSx/TXSx regiszterben nem egyenlő a DMAEV regiszter NTGL bitjével egy csomag elküldése/fogadása után. (Megjegyzendő, hogy ez az összehasonlítás azelőtt történik, hogy az NTGL bitállapota csomagátvitel miatt megváltozna).

    Fogadás esetén a DERR egyenértékű az RX_ERR-rel. Az átvitelnél ez egyenértékű a TX_DONE (beállítva) és ACK_STAT (nincs beállítva) értékekkel. Ha a DMA hibaszámláló regiszterben (DMAERR) az AEH bit be van állítva, akkor a DERR nem lesz beállítva mindaddig, amíg a DMAERRCNT nem törlődik a DMAERR regiszterben, és újabb hibát észlel. A hibák kezelése a DMAERR regiszterben meghatározottak szerint történik.

    DCNT. DMA számláló. Ez a bit akkor van beállítva, ha a DMA számlálóregiszter (DMACNT) "0" (lásd DMACNT regiszter).

    DSIZ. DMA méret. Ez a bit csak a DMA vételi műveleteknél releváns. Azt jelzi, hogy a fogadott csomag kisebb, mint a FIFO teljes hossza. Általában sok sorozatos adás végét mutatja.

    NTGL. következő kapcsoló. Ez a bit határozza meg a kapcsolási állapotot a következő adatcsomag küldésekor (ha küldés), vagy a kapcsolási állapotot, amikor a következő adatcsomagra vár (ha fogad). Ezt a bitet úgy inicializálják, hogy a DTGL bitet beírják a DMACNTRL regiszterbe. Ezután minden alkalommal megváltoztatja állapotát, amikor egy csomagot küldenek vagy fogadnak a DSRC2-0 által jelenleg kiválasztott végponton. Ha egy DTGL írási művelet egy bitfrissítési művelettel egy időben történik, akkor az írási művelet élvez elsőbbséget.

    Ha ADMA műveletek közben adás van folyamatban, akkor a DTGL bit felülírja a megfelelő TOGGLE bitet a TXCx regiszterben. Ez biztosítja a helyes kapcsolási adatokat az USB-n.

    Vegye figyelembe, hogy ezekhez az eseményekhez nincsenek megfelelő maszkbitek, mert nem használják őket megszakítás generálására.

    7.2.8 DMA maszkregiszter (DMAMSK)

    Ebben a regiszterben minden "1"-re állított bit automatikusan beállítja a DMA bitet az ALTEV regiszterben, amikor a megfelelő esemény bekövetkezik a DMAEV regiszterben. Ellenkező esetben a DMA bit beállítása le van tiltva. A 0…3 bitek leírása, lásd a DMAEV regisztert.

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    DSIZ DCNT DERR DSHLT
    - 0 0 - 0
    - r/w r/w r/w r/w

    7.2.9 Tükörregiszter (MIR)

    Ez a regiszter csak olvasható. Egyszerű kiolvasása nem változtat a TXSx vagy RXSx regiszter állapotán, a firmware szabadon ellenőrizheti a csatorna állapotát.

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    STATISZTIKA
    -
    r
  • STATISZTIKA.Állapot. Ez a mező a DMACNTRL regiszter DSRC2-0 mezőjében kiválasztott adó vagy vevő állapotbitjeit tükrözi (a DMA-nak nem kell aktívnak vagy engedélyezettnek lennie). TXSx-nek vagy RXSx-nek felel meg.

    7.2.10 DMA számlálóregiszter (DMACNT)

    Ez a regiszter határozza meg az ADMA műveletek maximális számát.

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    AEH DMAERRCNT
    0 0 0 0 0 0 - 0
    r/w r/w

    DCOUNT. DMA számláló. Ez a mező egy DMA-művelet befejezésekor csökken, amíg 0 nem lesz. A DMA eseményregiszterben lévő DCNT bit csak akkor kerül beállításra, ha a következő DMA művelet sikeresen befejeződött. Ez a regiszter nem veszíti el jelentőségét.

    Fogadási műveleteknél ez a számláló csökken, ha egy csomagot sikeresen fogadtak, majd DMA-n keresztül a memóriába továbbítják.

    Az átviteli műveleteknél ez a számláló csökken, amikor egy csomagot átvitt a memóriából DMA-n keresztül, majd sikeresen elküldi.

    A DCOUNT értéket a következőképpen kell beállítani: DCOUNT = (Küldendő csomag száma) -1

    Ha egy DMACNT írási művelet egy csökkentési művelettel egy időben történik, akkor az írási művelet élvez elsőbbséget.

    7.2.11 DMA hibaregiszter (DMAERR)

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    FHT HOS WKMODE lefoglal ENUC ENUSB PNDUC PND USB
    0 0 0 - 1 1 1 1
    w/r0 w/r w/r - w/r w/r Tehén Tehén

    DMAERRCNT. DMA hibaszámláló. Az aritmetikai hibakezelési képességgel együtt ez a számláló határozza meg az egymást követő buszhibák maximális számát az ADMA mód leállítása előtt. A firmware beállíthatja a 7 bites számlálót egy előre beállított értékre. Az ADMA elindulása után a számláló 1-gyel csökken az előre beállított értéktől minden alkalommal, amikor buszhibát észlel. Minden sikeres átmenet visszaállítja a számlálót az előre beállított értékre. Az ADMA mód leállításakor a számláló is visszaáll az előre beállított értékre.

    Ha a számláló eléri a 0-t, és újabb hibás csomagot észlel, akkor a DMA eseményregiszterben a DERR bit be van állítva. Részletek a 7.2.7. Ez a regiszter nem veszíti el jelentőségét.

    A DMAERRCNT értéket a következőképpen kell beállítani: DMAERRCNT = 3D (Maximális küldési kísérletek száma) - 1

    Az írási hozzáférés ehhez a regiszterhez csak akkor lehetséges, ha az ADMA inaktív. Ellenkező esetben figyelmen kívül hagyja. Ebből a regiszterből való olvasás, miközben az ADMA aktív, a számláló aktuális értékét adja vissza. Egy regiszterből történő olvasás, amikor az ADMA inaktív, az előre beállított értéket adja vissza. A számláló csak akkor csökken, ha az AEH be van állítva (automatikus hibakezelés engedélyezve).

    Automatikus hibakezelés. Ennek a bitnek az aktuális átmeneti módtól függően két különböző jelentése van:

  • Nem izokron mód

    Ezt a módot nagy tömbök átvitelére, megszakításokra és vezérlésre használják. Az AEH beállítása ebben a módban lehetővé teszi a CRC-ket vagy bitillesztési hibákat tartalmazó csomagok automatikus feldolgozását.

    Ha ez a bit be van állítva az átviteli műveletek során, akkor az eszköz automatikusan újratölti a FIFO-t, és újrarendeli azt a csomagsort, amelyre a fővezérlő nem adott vissza ACK-t. Ha ez a bit törlődik, az automatikus hibakezelés le van tiltva.

    Ha ezt a bitet a vételi műveletek során állítják be, akkor a hibásan fogadott csomag (a DMAEV regiszterben a DERR bit leírása szerint) automatikusan törlődik a FIFO-ból, hogy újra lekérje az adott csomagot. Ha ez a bit törlődik, az automatikus hibakezelés le van tiltva.

  • Izokron mód

    Ennek a bitnek a beállítása lehetővé teszi, hogy az eszköz figyelmen kívül hagyja a hibás csomagokat (a DMAEV regiszter DERR bitjének leírása szerint).

    Ha ez a bit be van állítva a vételi műveletek során, akkor az eszköz automatikusan törli és alaphelyzetbe állítja a FIFO-t a következő csomag fogadásához. A hibás csomagot figyelmen kívül hagyja, és nem halad át a DMA-n. Ha ez a bit törlődik, az automatikus hibakezelés le van tiltva.

    7.2.12 Regiszter engedélyezése (WKUP)

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    STALL DEF fenntartott EP3-0
    0 0 - 0 0 0 0 0
    r/w r/w - r; hardver "0"-ra

    PNDUSB. Várható USB engedélyezés. Ez a bit azt jelzi, hogy az eszközt USB-tevékenység fogja bekapcsolni. Emellett ébresztési megszakítás kérési jelet is küld. A PNDUSB bitet a fő vezérlőnek "0" bejegyzéssel kell törölnie. A hard reset beállítja ezt a bitet.

    PNDUC. Várakozás a mikrokontroller bekapcsolására. Ez a bit azt jelzi, hogy az eszköz bekapcsolódik, ha a mikrokontroller kéri. Emellett ébresztési megszakítás kérési jelet is küld. A PNDUC bitet a fő vezérlőnek "0" bejegyzéssel kell törölnie. A hard reset beállítja ezt a bitet.

    ENUSB. USB felbontás. Ha „1”-re van állítva, ez a bit lehetővé teszi, hogy az eszköz bekapcsoljon, ha USB-tevékenységet észlel.

    ENUC. mikrokontroller felbontás. Ha „1”-re van állítva, ez a bit lehetővé teszi az eszköz bekapcsolását, amikor a mikrokontroller hozzáfér az eszközhöz.

    WKMODE. Mód engedélyezése. Ez a bit azt az intervallumot választja ki, amely után az eszköz bekapcsolási megszakítást generál (ha engedélyezve van), amikor bekapcsolási esemény történik, az alábbiak szerint:

    0 - Azonnali bekapcsolási megszakítást generál

    1 - Bekapcsolási késleltetés után bekapcsolási megszakítást generál

    HOS. Felfüggesztési stop. Ha ez a bit be van állítva, a készülék azonnal Halt módba lép, amint felfüggesztett állapotba kerül. Ha felfüggesztett állapotban „1”-et ír, annak nincs hatása.

    FHT. Kényszer leállítás. Ha a gazdagép nincs csatlakoztatva (a NAT az MCNTRL regiszterben "0"-ra van állítva), ennek a bitnek a beállításával a gazdagép Halt módba kerül. Amikor a gazdagép csatlakozik (NAT az "1"-hez), az "1" bejegyzés figyelmen kívül marad.

    7.2.13 Endpoint Control Register 0 (EPC0)

    Ez a regiszter a 0 végpontot vezérli.

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    lefoglal ACK_STAT TX_KÉSZ TCOUNT4-0
    - 0 0 0 0 0 0 0
    - RB RB r

    ep. végpont. Ez a mező a 4 bites végpont címét tartalmazza. A 0 végpontnál ezeket a biteket a hardver 0000b-re állítja.

    DEF. Alapértelmezett cím. Ha a bit be van állítva, a készülék az alapértelmezett címre válaszol, függetlenül a FAR6-0/EP03-0 mezők tartalmától.Amikor IN karaktert küld egy végponthoz, a DEF bit automatikusan törlődik.

    Ez a bit segít az alapértelmezett címről a hozzárendelt címre való átmenetben. Az alapértelmezett 00000000000b címről a buszszámozás során megadott címre történő ugrás meghiúsulhat a SET_ADDRESS escape szekvencia közepén. Ez szükséges az ellenőrzési folyamat befejezéséhez. A címet azonban közvetlenül a sorozat vége után meg kell változtatni, hogy elkerüljük a hibákat, amikor egy másik escape szekvencia közvetlenül követi a SET_ADRESS parancsot.

    Az USB alaphelyzetbe állításkor a firmware-nek 10 ms-a van a telepítéshez, és 0x80-at kell írnia a FAR-regiszterbe és 0x00-at az EPC0-regiszterbe. A SET_ADRESS parancs vételekor a firmware-nek 0x40-et kell írnia az EPC0 regiszterbe és 0x80-at a FAR regiszterbe.

    STALL.

    1. - Az átviteli FIFO engedélyezve van, és egy IN karakter érkezik.

    2. - FIFO fogadása és OUT karakter fogadása.

    Jegyzet:

    A STALL jel nyugtázásának átvitelekor az RX_LAST és TX_DONE bitek a megfelelő adási/vételi állapotregiszterekben beállnak.

    7.2.14 Átviteli állapotregiszter 0 (TXS0)

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    fenntartott IGN_IN FLUSH VÁLTÁS lefoglal TX_EN
    - 0 0 0 0 0 - 0
    - r/w r/w HW r/w - r/w HW

    TCOUNT.Átigazolási számláló. Ez a bit jelzi a FIFO-ban elérhető üres bájtok számát. Ez a mező soha nem haladja meg a 8-at a 0 végpontnál.

    TX_KÉSZ. Az átvitel befejeződött. Ha a bit be van állítva, az azt jelzi, hogy a teljes csomag átvitele megtörtént. A regiszter beolvasásakor törlődik.

    ACK_STAT. Nyugtázás állapota. Ez a bit jelzi a fő vezérlőtől kapott állapotát egy korábban elküldött csomag átvételének visszaigazolásának. Ez a bit akkor kerül értelmezésre, ha a TX_DONE értéke "1". Beállítása nyugtázáskor; ellenkező esetben megtisztult marad. Ez a bit is törlődik a regiszter beolvasásakor.

    7.2.15 0. átviteli parancsregiszter (TXC0)

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    fenntartott IGN_IN FLUSH VÁLTÁS lefoglal TX_EN
    - 0 0 0 0 0 - 0
    - r/w r/w HW r/w - r/w HW

    TX_EN.Átviteli engedély. Ez a bit lehetővé teszi az adatátvitelt a FIFO-ból. Ezt a chip törli egyetlen csomag továbbítása vagy STALL nyugtázása után, válaszul az IN karakterre. A firmware-nek be kell állítania a csomag továbbításához. Az RX_EN bit a 0. fogadási parancsregiszterben (RXC0) felülírja ezt a bitet; mert ha az RX_EN be van állítva, akkor a TX_EN bitet figyelmen kívül hagyja, amíg az RX_EN ki nem törlődik.

    A nulla hosszúságú csomagok akkor jelennek meg, ha ezt a bitet FIFO adatok írása nélkül állítják be.

    VÁLTÁS.

    FLUSH. Ha erre a bitre 1-est ír, törli az összes adatot a FIFO vezérlőellenőrzési pontról, visszaállítja a végpontot Idle állapotba, törli a FIFO olvasási és írási mutatóit, majd törli magát. Ha a végpont jelenleg FIFO0-t használ az adatok USB-re való átviteléhez, akkor az öblítés az átvitel befejezéséig késik. Ez a bit törlődik a visszaállításkor. Ez egyenértékű az RXC0 regiszter FLUSH bitjével.

    IGN_IN. Az IN karakter figyelmen kívül hagyása. Ha ez a bit be van állítva, a végpont figyelmen kívül hagy minden, a beállított címére irányított IN karaktert.

    7.2.16 0. adatregiszter (TXD0)

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    TXFD
    -
    r/w

    TXFD. FIFO adatbájt átvitele. Az adatkezelés leírását lásd a 6.2.2. szakasz "Kétirányú FIFO0 felügyeleti végponti műveletei" részben.

    A firmware csak a hasznos adatcsomagot várja el. A PID és a CRC16 automatikusan generálódik.

    7.2.17 Fogadási állapotregiszter 0 (RXS0)

    Ez a 0. kétirányú vezérlési végpont fogadási állapotregisztere. A nulla hosszúságú OUT/SETUP csomag fogadása utáni SETUP csomag fogadásához ennek a regiszternek két hardveres másolata van. Az egyik a nulla hosszúságú csomag fogadásának állapotát tartalmazza, a másik pedig a következő adatot tartalmazó SETUP csomag állapotát tartalmazza. Ha egy nulla hosszúságú burst követi a SETUP sorozatot, akkor ennek a regiszternek az első olvasása jelzi a nulla hosszúságú burst állapotát (az RX_LAST értéke "1" és az RCOUNT értéke "0"), a második olvasás pedig a a SETUP sorozat állapota.

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    lefoglal BEÁLLÍT VÁLTÁS RX_LAST RCOUNT3-0
    - 0 0 0 0 0 0 0
    - RB RB RB r

    RCOUNT. Recepció pult. Ez a bit jelzi az RX FIFO-ban lévő bájtok számát. Ez a mező soha nem haladja meg a 8-at a 0 végpontnál.

    RX_LAST.

    VÁLTÁS. Ez a bit határozza meg a PID használatát csomag továbbításakor. A "0" érték DATA0 PID-t, az "1" érték pedig egy DATA1 PID-t generál. Ezt a bitet hardver nem változtatja meg.

    BEÁLLÍT. Ez a bit azt jelzi, hogy telepítőcsomag érkezett. Ez a bit nulla hosszúságú csomag esetén változatlan. Ez a bit törlődik a regiszter beolvasásakor.

    7.2.18 Fogadási parancsregiszter 0 (RXC0)

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    fenntartott FLUSH IGN_SETUP IGN_OUT RX_EN
    - 0 0 0 0
    - r/w r/w r/w r/w HW

    RX_EN. Elfogadási engedély. Az OUT karakter vétele le van tiltva minden egyes adatcsomag vétele után, vagy amikor STALL nyugtát adnak vissza egy OUT karakterre válaszul. A nulla hosszúságú csomagok akkor jelennek meg, ha ezt a bitet FIFO adatok írása nélkül állítják be. Ehhez a bithez "1"-et kell írni az adatvétel újraindításához. A SETUP csomag fogadása mindig megengedett. Oda-vissza SETUP csomagok esetén (adott végponthoz), ahol egy érvényes SETUP csomag érkezett más, nem SETUP karakterekkel, a végpontvezérlő elveti az új SETUP csomagot, és ACK-t ad vissza. Ez biztosítja a helyreállítást abból az állapotból, amikor az első SETUP karakter ACK-jét elvesztette a fővezérlő.

    FLUSH. Ha erre a bitre 1-est ír, törli az összes adatot a FIFO vezérlőellenőrzési pontról, visszaállítja a végpontot Idle állapotba, törli a FIFO olvasási és írási mutatóit, majd törli magát. Ha a végpont jelenleg FIFO0-at használ az adatok USB-re történő átviteléhez, akkor az öblítés az átvitel befejezéséig késik. Ez a bit törlődik a visszaállításkor. Ez egyenértékű a TXC0 regiszter FLUSH bitjével.

    IGN_OUT. Hagyja figyelmen kívül az OUT karaktert. Ha ez a bit be van állítva, a végpont figyelmen kívül hagy minden OUT karaktert, amely a beállított címére irányul.

    IGN_SETUP.

    7.2.19 0. adatregiszter (RXD0)

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    RXFD
    -
    r/w

    RXFD. FIFO adatbájt fogadása. Az adatkezelés leírását lásd a 6.2.2. szakasz "Kétirányú FIFO0 felügyeleti végponti műveletei" részben.

    A firmware csak egy hasznos adatcsomag beolvasására számít. A PID és a CRC16 automatikusan eltávolításra kerülnek a bejövő adatfolyamból.

    7.2.20 0. végpontvezérlő regiszter (EPC1…EPC6)

    Minden egyirányú végpontnak van egy EPCx regisztere az alábbiakban leírt bitekkel.

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    STALL lefoglal ISO EP_EN EP3-0
    0 - 0 0 0 0 0 0
    r/w - r/w r/w r/w

    ep. végpont. Ez a mező a 4 bites végpont címét tartalmazza.

    EP_EN. Végpont felbontás. Ha ez a bit be van állítva, az EP3-0 mezőt a cím-összehasonlításhoz használják, a FAR regiszter AD6-0 mezőjével együtt. Leírás a 6.2. Törléskor a végpont nem válaszol az USB buszon lévő karakterekre.

    Jegyzet: Az AD_EN a FAR regiszterben lehetővé teszi az eszköz globális címének összehasonlítását. Ha törlődik, az eszköz nem válaszol egyetlen címre sem, függetlenül az EP_EN állapotától.

    ISO. Egyidejű. Ha ez a bit "1"-re van állítva, a végpont izokron. Ez azt feltételezi, hogy a rendszer NAK-t küld, ha a végpont nem kész, de engedélyezett; mert Ha egy IN karakter érkezik és a FIFO-ban nem áll rendelkezésre adat az átvitelhez, vagy ha OUT karakter érkezik és a FIFO megtelt, akkor nincs USB kézfogás az izokron átvitelhez.

    STALL. Ennek a bitnek a beállítása azt eredményezi, hogy a chip STALL jelet generál a következő feltételek mellett:

    3. Az adás FIFO engedélyezve van, és egy IN szimbólum érkezik.

    4. A vételi FIFO engedélyezve van, és egy OUT karakter érkezik.
    Jegyzet: A SETUP szimbólum nem okoz STALL jelet, ha ez a bit be van állítva.

    7.2.21 X átviteli állapotregiszter (TXS1, TXS2, TXS3)

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    TX_URUN ACK_STAT TX_KÉSZ TCOUNT4-0
    0 0 0 0 0 0 0 0
    RB RB RB r

    TCOUNT.Átigazolási számláló. Ez a bit jelzi a FIFO-ban elérhető üres bájtok számát. Ha ez a szám nagyobb, mint 31, akkor a jelentés 31.

    TX_KÉSZ. Az átvitel befejeződött. Ha a bit be van állítva, az azt jelzi, hogy a végpont válaszolt az USB-csomagra. Három feltétel okozhatja a bit beállítását:

    1. A teljes adatcsomagot egy IN karakterre válaszul küldték el, nem ISO művelettel.

    2. A végpont nyugtát küldött válaszul az IN karakterre.

    3. Egy ISO-keret ütemezett szolgáltatását elküldték vagy elvetették.
    Ez a bit törlődik a regiszter beolvasásakor.

    ACK_STAT. Nyugtázás állapota. Ez a bit akkor kerül értelmezésre, ha a TX_DONE be van állítva.

    Nem ISO műveletek esetén ez a bit jelzi az ACK nyugtázási állapotát (a fő vezérlőtől) egy korábban elküldött csomaghoz. Ez a bit önmagában kerül beállításra, amikor ACK érkezik; ellenkező esetben törlődik.

    ISO-műveletek esetén ez a bit akkor van beállítva, ha a keretszám alacsony bájtjának összehasonlítása megtörtént (lásd: "IGN_ISOMSK" a 7.2.22. szakaszban), és az adatokat IN karakterre válaszul küldték el. Ellenkező esetben ez a bit törlődik, a FIFO törlődik, és a TX_DONE be van állítva.

    Ez a bit is törlődik a regiszter beolvasásakor.

    TX_URUN. Az átviteli FIFO korai leállítása. Ez a bit akkor van beállítva, ha az átviteli FIFO üressé válik az átvitel során, és nem került új adat a FIFO-ba. Ha igen, akkor a Network Architecture Layer Controller (MAC) egy bitegyezési hibát ad ki az EOP nyomán. Ez a bit alaphelyzetbe áll a regiszter beolvasásakor.

    7.2.22 X parancsregiszter küldése (TXC1, TXC2, TXC3)

    Minden adási végpontnak (1, 3 és 5) van egy adási parancsregisztere az alábbiakban ismertetett bitekkel.

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    IGN_ISOMSK TFWL1-0 RFF FLUSH VÁLTÁS UTOLSÓ TX_EN
    0 0 0 0 0 0 0 0
    r/w r/w r/w HW r/w HW r/w r/w HW r/w HW

    TX_EN.Átviteli engedély. Ez a bit lehetővé teszi az adatátvitelt a FIFO-ból. Ezt a chip törli egyetlen csomag továbbítása vagy STALL nyugtázása után, válaszul az IN karakterre. A firmware-nek be kell állítania a csomag továbbításához.

    UTOLSÓ. Ennek a bitnek a beállítása azt jelzi, hogy a bemeneti csomagot a FIFO-ba írták. Ez az adatfolyam FIFO-ba való bevitelére szolgál, miközben a tényleges átvitel folyamatban van. Ha a LAST bit nincs beállítva, és az adás FIFO üres lesz az átvitel során, akkor az EOP-t buszbitillesztési hiba követi. A nulla hosszúságú csomagokat ennek a bitnek a beállítása jelzi, anélkül, hogy adatokat írnánk a FIFO-ba.

    VÁLTÁS. Ennek a bitnek a működése eltér attól függően, hogy ISO vagy nem ISO műveleteket használnak.

    Nem ISO-műveletek esetén meghatározza a PID használatát a csomag továbbításakor. A "0" érték DATA0 PID-t, az "1" érték pedig egy DATA1 PID-t generál. Ezt a bitet hardver nem változtatja meg.

    ISO-műveletek esetén ez a bit és a keretszámláló (FNL0) alsó bitjei a TX_EN bit maximális értékeként működnek, hogy speciális keretszámokra burst szekvenciát alkalmazzanak; mert átvitel csak akkor lehetséges, ha az FNL regiszter 0 bitje TOGGLE-re van állítva. Ha az IN szimbólum nem érkezik meg, miközben ez a feltétel igaz, akkor a FIFO tartalma a következő SOF-fel törlődik. Ha a végpont ISO-ra van állítva, akkor az adatátvitel mindig a DATA0 PID-vel történik.

    Ezt a bitet hardver nem változtatja meg.

    FLUSH. Ha erre a bitre 1-est ír, törli az összes adatot a megfelelő átviteli FIFO-ról, visszaállítja a végpontot Idle állapotba, és törli az olvasási és írási FIFO-mutatókat. Ha a Network Architecture Layer Controller (MAC) jelenleg FIFO0-at használ az adatátvitelhez, akkor az adatok törlődnek az átvitel befejezésekor. Az adatok törlése után ezt a bitet hardver alaphelyzetbe állítja.

    RFF. FIFO utántöltő. A LAST bit beállítása automatikusan puffereli az átviteli olvasási mutatót (TXRP). Amikor az RFF bit be van állítva, a pufferelt TXRP újratöltődik a TXRP-be. Ez lehetővé teszi a felhasználó számára, hogy megismételje az utolsó átmenetet, ha nem érkezett ACK a fő vezérlőtől. Ha egy hálózati architektúra vezérlő (MAC) jelenleg FIFO átvitelt használ, a TXRP csak az átvitel befejeztével áll vissza. Újraindítás után ezt a bitet a hardver alaphelyzetbe állítja.

    TFWL. FIFO-sértési figyelmeztetési határ átvitele. Ezek a bitek határozzák meg, hogy hány bájt vihető át a megfelelő FIFO-ból, mielőtt megszakítási feltétel bekövetkezne. Ha a FIFO-ban maradó bájtok száma egyenlő vagy kisebb, mint a kiválasztott korlát, amelynél a szabálysértési figyelmeztetés előfordul, akkor a TXWARN bit be van állítva az FWEV regiszterben. Az e bit beállítása okozta megszakítások elkerülése érdekében (az átvitel megkezdése előtti FIFO-kitöltés során) a TXWARN bit csak akkor kerül beállításra, ha a végpontról történő átvitel engedélyezve van (a TX_ENx a TXCx regiszterben van beállítva). Lásd a 8. táblázatot.

    8. táblázat: Az átviteli FIFO megsértésére vonatkozó figyelmeztetési korlát beállítása

    IGN_ISOMSK. Az ISO-maszk figyelmen kívül hagyása. Ez a bit csak akkor hatásos, ha a végpont izokronra van állítva. Ha a bit be van állítva, akkor a TOGGLE bit interleaving funkcióval letiltja bizonyos keretszámok blokkolását, így a következő IN karakter vételekor adatátvitelre kerül. Ha a bit tiszta, akkor az adatátvitel akkor történik meg, amikor az FNL0 egyenlő a TOGGLE értékkel. Ez a bit törlődik a visszaállításkor.

    7.2.23 X adatregiszter (TXD1, TXD2, TXD3)

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    TXFD
    -
    w

    TXFD. FIFO adatbájtok átvitele. A FIFO-végpont adatok feldolgozásának leírását lásd a 6.2.2. szakasz "Végpont-műveletek átvitele (TXFIFO1, TXFIFO2, TXFIFO3)" részben. A firmware csak a hasznos adatcsomagot várja el. A PID és a CRC16 automatikusan bekerül a bejövő adatfolyamba.

    7.2.24 X fogadási állapotregiszter (RXS1, RXS2, RXS3)

    A vételi végpont minden csatornája (2, 4 és 6) egy vételi állapotregiszterrel rendelkezik az alábbiakban definiált bitekkel. A nulla hosszúságú OUT csomag fogadása utáni SETUP csomag fogadásához ennek a regiszternek két hardveres másolata van. Az egyik a nulla hosszúságú csomag fogadásának állapotát tartalmazza, a másik pedig a következő adatot tartalmazó SETUP csomag állapotát tartalmazza. Ha egy SETUP csomagot nulla hosszúságú csomag követ, akkor ennek a regiszternek az első olvasása a nulla hosszúságú csomag állapotát jelzi, a második olvasás pedig a SETUP csomag állapotát.

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    RE_ERR BEÁLLÍT VÁLTÁS RX_LAST RCOUNT3-0
    0 0 0 0 0 0 0 0
    RB RB RB HW RB r

    RCOUNT. Recepció pult. Ez a bit jelzi a fogadó FIFO-végpontban lévő bájtok számát. Ez a mező soha nem haladja meg a 15 értéket a 0 végpontnál.

    RX_LAST. Utolsó bájtok érkezett. Azt jelzi, hogy a sikeres fogadási művelet befejezése után ACK-t küldtek. A regiszter beolvasásakor törlődik.

    VÁLTÁS. Ennek a bitnek a működése eltér attól függően, hogy ISO vagy nem ISO műveletet használunk.

    Nem ISO műveletek esetén a „0” érték azt jelzi, hogy egy DATA0 PID-vel rendelkező csomag sikeresen vétele megtörtént, az „1” érték pedig azt, hogy a csomag DATA1 PID-vel rendelkezik.

    ISO-műveletek esetén ezt a bitet a keretszámláló (FNL0) alacsony bitjei mutatják a végpont sikeres vétele után.

    Ez a bit "0"-ra áll vissza az RXSx regiszter beolvasásakor.

    BEÁLLÍT. Ez a bit azt jelzi, hogy telepítőcsomag érkezett. Ez a bit törlődik a regiszter beolvasásakor.

    RX_ERR. Fogadási hiba. Ha a bit be van állítva, az hálózati réteg hibáját jelzi, például bitillesztési hibát vagy CRC-t. Ha ez a bit be van állítva, akkor a firmware törli a megfelelő FIFO-t.

    7.2.25 Fogadási parancsregiszter X (RXC1, RXC2, RXC3)


    Mindegyik fogadó végpontnak (2, 4 és 6) van egy vételi parancsregisztere az alábbiakban ismertetett bitekkel.

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    lefoglal RFWL lefoglal FLUSH IGN_SETUP lefoglal RX_EN
    - 0 0 - 0 0 - 0
    - r/w - r/w r/w - r/w

    RX_EN. Elfogadási engedély. Az OUT karakter vétele le van tiltva minden egyes adatcsomag vétele után, vagy amikor STALL nyugtát adnak vissza egy OUT karakterre válaszul. Ehhez a bithez "1"-et kell írni az adatvétel újraindításához. A SETUP csomag fogadása mindig megengedett. Oda-vissza SETUP csomagok esetén (adott végponthoz), ahol egy érvényes SETUP csomag érkezik más nem SETUP karakterekkel, a fogadó végpont elveti az új SETUP csomagot, és ACK-t ad vissza. Ha bármely más esetben a fogadó állapotú gép nem tudja elfogadni a SETUP csomagot, akkor nem generálható HANDSHAKE.

    IGN_SETUP. A SETUP karakter figyelmen kívül hagyása. Ha ez a bit be van állítva, a végpont figyelmen kívül hagy minden, a beállított címére címzett SETUP karaktert.

    FLUSH. Ha erre a bitre 1-est ír, akkor az összes adatot törli a FIFO vezérlőpontból, a végpontot visszaállítja tétlen állapotba, és törli a FIFO olvasási és írási mutatóit. Ha a Network Architecture Layer Controller (MAC) jelenleg FIFO0-t használ az adatok fogadására, akkor az öblítés a vétel befejezéséig késik.

    RFWL1-0. FIFO-sértési figyelmeztetési limit fogadása. Ezek a bitek határozzák meg, hogy hány bájt fogadható a megfelelő FIFO-tól, mielőtt egy megszakítási feltétel bekövetkezne. Ha a FIFO-ban maradt üres bájtok száma egyenlő vagy kisebb, mint a kiválasztott korlát, amelynél a szabálysértési figyelmeztetés megjelenik, akkor az FWEV regiszterben az RXWARN bit be van állítva.

    9. táblázat: A fogadás FIFO megsértése figyelmeztetési határértékének beállítása

    7.2.26 X adatregiszter (RXD1, RXD2, RXD3)

    Mindhárom fogadó FIFO-végpontnak van egy vételi adatregisztere az alábbiakban ismertetett bitekkel.

    7. bit 6. bit 5. bit 4. bit bit 3 bit 2 bit 1 0 bit
    RXFD
    -
    r/w

    RXFD. FIFO adatbájt fogadása. A FIFO végponti adatfeldolgozás leírását lásd: "Végpont fogadási műveletek (RXFIFO1, RXFIFO2, RXFIFO3)" a 6.2.2. szakaszban.

    A firmware csak egy hasznos adatcsomag beolvasására számít. A PID-t és a CRC16-ot a fogadó állapotgép megszakítja.

    7.3 Nyilvántartások elhelyezése

    A 10. táblázat felsorolja az összes eszközregisztert, azok címét és rövidítését.

    10. táblázat USB N9603/4 memóriakártya

    Cím Regisztráljon mnemonikus Regisztrálja a nevet
    0x00 MCNTRL Központ
    0x01 CCONF Óra konfiguráció
    0x02 fenntartott
    0x03 RID Módosítási azonosító
    0x04 MESSZE Funkcionális cím
    0x05 NFSR A csomópont funkcionális állapota
    0x06 MAEV Főbb alkalom
    0x07 MAMSK Fő maszk
    0x08 ALTEV Interleave esemény
    0x09 ALTMSK Interleave maszk
    0x0A TXEV Transzfer esemény
    0x0B TXMSK Transzfer maszk
    0x0C RXEV Esemény fogadása
    0x0D RXMSK Maszk fogadása
    0x0E NAKEV NAK rendezvény
    0x0F NAKMSK NAK maszk
    0x10 FWEV FIFO megsértésére figyelmeztető esemény
    0x11 FWMSK FIFO figyelmeztető maszk
    0x12 FNH A keretszám magas bájtja
    0x13 FNL A keretszám alacsony bájtja
    0x14 DMACNTRL DMA menedzsment
    0x15 DMAEV DMA esemény
    0x16 DMAMSK DMA maszk
    0x17 MIR Tükör
    0x18 DMACNT DMA számláló
    0x19 DMAERR DMA hibaszámláló
    0x1A fenntartott
    0x1B WKUP Befogadás
    0x1C - 0x1F fenntartott
    0x20 EPC0 Végpontkezelés 0
    0x21 TXD0 Adatátvitel 0
    0x22 TXS0 Átviteli állapot 0
    0x23 TXC0 Parancs küldése 0
    0x24 fenntartott
    0x25 RXD0 Adatfogadás 0
    0x26 RXS0 Fogadási állapot 0
    0x27 RXC0 0 parancs fogadása
    0x28 EPC1 Végpontkezelés 1
    0x29 TXD1 Adatátvitel 1
    0x2A TXS1 Átviteli állapot 1
    0x2B TXC1 Parancs küldése 1
    0x2C EPC2 Végpontkezelés 2
    0x2D RXD1 Adatok fogadása 1
    0x2E RXS1 Fogadási állapot 1
    0x2F RXC1 Parancs fogadása 1
    0x30 EPC3 3. végpont kezelése
    0x31 TXD2 Adatátvitel 2
    0x32 TXS2 Átviteli állapot 2
    0x33 TXC2 Átviteli parancs 2
    0x34 EPC4 4. végpont kezelése
    0x35 RXD2 Adatok fogadása 2
    0x36 RXS2 Fogadási állapot 2
    0x37 RXC2 2. parancs fogadása
    0x38 EPC5 5. végpont kezelése
    0x39 TXD3 Adatátvitel 3
    0x3A TXS3 Átviteli állapot 3
    0x3B TXC3 Átviteli parancs 3
    0x3C EPC6 Végpontkezelés 6
  • 2.3.3. Regisztrálok

    Az 564IR1 és K176IR10 mikroáramkörök tizennyolc bites eltolási regiszterek (228. ábra), amelyek négy részre vannak osztva, közös C bemenettel az óraimpulzusok táplálására.

    A D1 bemenettel rendelkező szakasz négyjegyű, kimenete csak az utolsó, negyedik számjegyben van. A D5 bemenettel rendelkező szakasz ötjegyű, kimenetei a negyedik (8) és az ötödik (9) bitben vannak. A D10 és D14 bemenettel rendelkező szakaszok hasonlóak a fent tárgyaltakhoz. Az információ rögzítése a D1, D5, D10, D14 bemenetekről történik, és eltolódása a C bemenetre alkalmazott pozitív polaritású impulzusok csillapítása szerint történik. A K176IR10 mikroáramkör triggereinek felépítése megköveteli, hogy az órajel impulzus időtartama ne haladja meg a 30-at. μs.

    Chip K176IR2 (228. ábra) - műszakregiszter. Két egyforma, négy számjegyű független szakasza van. Minden szekciónak három bemenete van - az R bemenet a triggerek nullára állításához


    állapot esetén a telepítés egy napló elküldésekor történik. Az 1. ábrán erre a bemenetre, a C bemenetre a negatív polaritású impulzusok ezen a bemeneten való lecsengésének megfelelően a D bemenetről a regiszter első bitjére információ íródik, és az információ a növekvő számok irányába tolódik el. Nagyszámú számjegyű műszakregiszter előállításához a regiszterek szekcióinak D bemeneteit összekötheti 4 előző számjegy kimenetével, és kombinálhatja egymással az azonos nevű C és R bemeneteket.

    Chip K176IRZ (228. ábra) - négybites shift regiszter. A D0 bemenetről érkező információ rögzítése és eltolása a C1 bemenetre adott negatív polaritású impulzusok logaritmusa szerint történik. 0 az S bemeneten. A D1 - D4 bemenetekről érkező információk párhuzamos rögzítése a C2 bemeneten lévő negatív polaritású impulzusok csillapítása esetén történik logaritmuskor. 1 az S bemeneten. Ha a C1 és C2 bemeneteket kombináljuk, az eltolás vagy a rögzítési mód az S bemeneten van kiválasztva. Ha a C1 és S bemeneteket kombináljuk, nincs szükség speciális vezérlőjelre.

    A D1 - D3 bemenetek csatlakoztatása a 2-4 kimenetekhez a chipet fordított eltolási regiszterré alakítja.

    ChipK561IR6 - többfunkciós nyolcbites shift regiszter (228. ábra). A mikroáramkör két információs kimenetcsoporttal rendelkezik - A1 - A8 és B1 - B8, amelyek mindegyike lehet bemenet vagy kimenet párhuzamos íráshoz és olvasáshoz, bemenet a D információ szekvenciális írásához, vezérlő bemenetek P / S, A / S, A / B, EA, bemenet óraimpulzusok táplálására C. A P / S, A / S, A / B, EA bemenetek jelei választják ki a mikroáramkör működési módját. A P/S bemenet (párhuzamos/soros) az uralkodó. A naplóban. 0 ennél a bemenetnél, a többi bemenet állapotától függetlenül a regiszter a D bemenetről érkező információ szekvenciális rögzítésének módjára vált a C bemeneten negatív polaritású impulzusok csillapításáról és jobbra tolja azt (228. ábrán lefelé). ). A naplóban. 1 a P/S bemenetnél a regiszter párhuzamos írási módba lép. A rögzítés vagy a negatív polaritású impulzusok csillapításával történik a C bemeneten (szinkron rögzítés), míg az A / S bemeneten (aszinkron / szinkron) naplónak kell lennie. 0, vagy pozitív polaritású impulzusokkal az A / S bemeneten (aszinkron rögzítés), míg a C bemeneten naplónak kell lennie. 0 vagy log. 1, de a jelet rögzíteni kell. Az A vagy B bemenetcsoportok közül melyik a bemenet és melyik a kimenet, azt az A/B bemeneten lévő jel határozza meg.

    ha ennek a bemenetnek van naplója. 1, a bemenetek az A1 - A8 következtetések, a kimenetek a B1 - B8, naplóval. 0 az A / B bemenetnél a B1 - B8 bemeneteknél, az A1 -A8 kimeneteknél. Az A/B bemenet jelétől függetlenül napló. Az EA bemeneten lévő 0 letiltja az A tűcsoportot a regiszter triggerekből. Ha egyidejűleg az A / B bemenetnél log. 0, párhuzamos írás a B csoporton lehetséges, de az A csoporton az olvasás nem lehetséges, ha az A / B bemenet napló. 1 - B olvasás történik, de az A csoportba való írás nem lehetséges, és amikor az A / S és C bemenetek jelei megváltoznak, a regiszter triggerek állapota nem változik.

    A D bemenetről érkező információ szekvenciális rögzítésére szolgáló kimenetek kiválasztása szintén az A / B és EA bemenetek jelei alapján történik - naplóval. 1 az A / B bemeneten és tetszőleges jel az EA bemeneten, a kimenetek B csoportba tartoznak, naplóval. 0 az A / B bemenetnél és a naplózásnál. 1 a bemeneti EA kimeneteknél - A csoport, naplóval. 0 az A/B és EA bemeneteken, mind az A, mind a B csoport nagy impedanciájú állapotban van, a regiszterből való leolvasás nem lehetséges.

    Több K561IR6 mikroáramkör bekapcsolásakor a bitek számának növelése érdekében a mikroáramkörök azonos nevű vezérlőbemeneteit és C bemeneteit kombinálni kell. Ha több mikroáramkört kell működtetni váltó üzemmódban, akkor a következő mikroáramkörök D bemeneteit az előzőek A8 vagy B8 kimenetére kell kötni, míg a váltás során a megfelelő érintkezőcsoportokat kell átvinni a kimenetre. módban, egyetlen mikroáramkör használata esetén ez nem szükséges.

    A K561IR6 mikroáramkör széles körben felhasználható a berendezésekben többféleképpen – a legegyszerűbb egyirányú puffertől a két irányból soros vagy párhuzamos kódban érkező adatok tárolására és kapcsolódására szolgáló csomópontig. Néhány példa ennek a mikroáramkörnek a használatára a táblázatban található. 8, jelzi az alkalmazási módot, az ennek biztosításához rögzítendő bemeneteket és jeleket, a jelátvitel irányát és a mikroáramkör használt vezérlőbemeneteire adott jeleket. Jel<<Х>> azt jelzi, hogy erre a bemenetre tetszőleges jelet lehet adni, a "P" jel - pozitív polaritású impulzus, az "1" jel - a negatív polaritású impulzus csökkenését jelzi. Jel nagy impedanciájú kimeneti állapotot jelent.

    A K561IR9 chip egy négybites shift regiszter (228. ábra). Négy kimenettel és a következő bemenetekkel rendelkezik: reset bemenet R,

    óra impulzus bemenet C, üzemmódválasztó bemenet S, jel polaritás választó bemenet P, soros rögzítő bemenetek J és K, valamint párhuzamos rögzítő bemenetek Dl, D2, D3, D4.

    Az R bemenet az uralkodó – ha naplót alkalmazunk rá. 1, függetlenül a többi bemenet állapotától, a mikroáramkör összes triggerje 0-ra van állítva. Ha az R bemenet napló. Ó, lehet információt írni a mikroáramkör triggereire. A naplóban. 1 az S módválasztó bemenetén a negatív polaritású impulzus csökkenésére a C bemeneten, a regiszter triggereivel párhuzamosan információ kerül kiírásra a Dl - D4 bemenetekről. Ha az S bemeneten log. Ó, a negatív polaritású impulzus csökkenésekor a C bemenetnél a J és K bemenetek információi az 1-es kimenetű triggerre íródnak, és a fennmaradó triggerekben lévő információk a növekvő számú kimenet irányába tolódnak el. Az első triggerre írandó információt a J és K bemenetek állapota határozza meg, mielőtt a negatív impulzuscsillapítást alkalmaznák a C bemenetre. Ha a J és K bemeneteket kombináljuk, az ezeken a kombinált bemeneteken elérhető információk rögzíteni kell. Ha naplót alkalmazunk a J bemenetre. 0, a K - log bemenetre. 1, a C bemeneten lévő negatív polaritású impulzus lecsengésének első triggerében nem lesz információváltozás. A naplóban. 1 a J bemeneten és a naplóban. 0 a K bemeneten, a mikroáramkör első triggerje számláló üzemmódba lép, és az ellenkezőjére változtatja állapotát a negatív polaritású impulzus minden egyes csökkenésekor a C bemeneten.

    A regiszter 1-4 kimenetein lévő jelek polaritása a P bemenetre vezérlőjellel vezérelhető - logóval. 1 ennél a bemenetnél a kimeneti jelek közvetlen kódban kerülnek kiadásra, naplóval. 0 - fordított.

    Négynél több bites shift regiszter felépítéséhez elegendő az alsó bitek 4 mikroáramkörének kimenetét a következő bitek mikroáramkörök kombinált J és K bemeneteivel összekötni (229. ábra). Különböző mikroáramkörök C, R, S bemeneteit össze kell kötni egymással, a P bemenetekre pedig naplót kell alkalmazni. 1.

    A fordított eltolási regiszter felépítéséhez a J, K, Dl - D4 mikroáramkörök információs bemeneteit az ábra szerint kell a kimenetekre kötni. 230, C, R, S, P bemenetek - az ábra szerint. 229. Naplónál. 0 a kombinált S bemeneteknél az információ eltolódása a növekvő számú kimenet irányába történik (a 230. ábra szerinti séma szerint fentről lefelé), naplóval. 1 - lefelé (alulról felfelé). Az információk párhuzamos rögzítése egy ilyen nyilvántartásban nem lehetséges.

    Chip működési mód

    Fix jelek

    Vezérlő jelek

    A jelátvitel iránya, a kimenetek állapota

    Egyirányú puffer

    EA=1, A/B=1. A/S=1, P/S=1, C=X

    EA=1, A/B=0, A/S=1, P/S=1, C=X

    Egyirányú puffer nagy impedanciájú kimenetekkel

    A/B=0, A/S=1, P/S=1, C=X

    Kétirányú puffer

    Aszinkron írástartó regiszter nagy impedanciájú kimenetekkel

    EA=A/B=1.A/S=P

    Tárolóregiszter szinkron írási és nagy impedanciájú kimenetekkel

    EA=A/B=1.C=I

    EA=A/B=0. C=I

    A/B=0, A/S=0, P/S=1

    Shift regiszter soros írással, párhuzamos olvasással

    EA=1, A/B=0, A/S=X, P/S=0

    EA=X, A/B=1, A/S=X, P/S=0

    Regisztráljon az aszinkron párhuzamos írással és soros olvasással

    A/S=P/S=P, S=X

    Regisztráljon szinkron párhuzamos írással és soros olvasással

    EA=1,A/B=1,A/S=0

    P/S=1¦ P/S=0¦ C=I P/S=1¦ P/S=0¦

    EA=1,A/B=0,A/S=0





    Az 564IR13 chip (231. ábra) egy speciális regiszter, amely az egymást követő közelítés elvén működő analóg-digitális átalakítók építésére szolgál, legfeljebb 12 bitszámmal. A mikroáramkör logikája teljes mértékben összhangban van a mikroáramkör működésével. K155IR17 mikroáramkör (lásd 60-63. ábra).

    A KR1561IR14 mikroáramkör (228. ábra) egy négybites információtároló regiszter, amely képes a kimeneteket nagy impedanciájú állapotba vinni. Működésének logikája egybeesik a K155IR15 mikroáramkör működésével (lásd 57.58. ábra).

    KR1561IR15 mikroáramkör (228. ábra) - univerzális négybites váltórelé

    hiszter, amely lehetővé teszi mind az információ párhuzamos rögzítését, mind annak jobbra-balra tolását, ugyanúgy működik, mint a K555IR11 (lásd 50., 51. ábra).


    2023
    newmagazineroom.ru - Számviteli kimutatások. UNVD. Fizetés és személyzet. Valutaműveletek. Adók fizetése. ÁFA. Biztosítási díjak